# (19) [[本国特群庁 (JP) (12) 公開特許公報 (A)

## (11)特許出願公開番号

# 特開平8-274292

(43)公開日 平成8年(1996)10月18日

(51) Int.Cl.		識別記号	庁内整理番号	FΙ		技	術表示箇所
H01L	27/146			H01L	27/14	С	
	31/10			H04N	1/028	Z	
1104N	1/028			H01L	31/10	Α	

#### 請求項の数7 OL (全8 頁) 審査請求 有

#### (22)出顧日 平成8年(1996)1月12日

(31) 優先雄主張番号 特顯平7-	- 13126

(33)優先権主張国 日本(JP)

(71)出版人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 藤倉 克之

東京都港区芝五丁目7番1号 日本電気株


式会社内

(74)代理人 弁理士 若林 忠

#### (54) 【発明の名称】 密着イメージセンサの製造方法

#### (57)【要約】

【課題】 基板面積を有効利用しつつ、製造工程ではも ちろん原稿読み取り時においても静電破壊を防止する。 【解決手段】 絶縁性基板上に設けられたセンサ素子1 1の共通駆動配線104及び個別信号配線111を、原 稿走行領域外に引き出して形成する。共通駆動配線10 4及び個別信号配線111は、原稿走行領域外で、IC パッド14を経由してショートパターン120、121 と電気的に接続される。ICをICパッド14に接続 後、絶縁性基板をショートパターン120,121に沿 って切断し、共通駆動配線104と個別信号配線111 との電気的接続を絶つ。



### 【特許請求の範囲】

【請求項1】 絶縁性基板上に複数のセンサ素子を設 け、前記各センサ素子の一方の電極を共通電極とし、他 方の電極を個別電極とする密着イメージセンサの製造方 法であって、

前記各個別電極及び前記共通電極を原稿走行領域外に引 き出し、前記原稿走行領域外で、前記密着イメージセン サを駆動するためのICを接続するパッドを経由して電 気的に接続するショートパターンを形成する工程と、 前記ショートパターンに沿って切断し、前記各個別電極 と前記共通電極との電気的接続を絶つ工程とを有する、 密着イメージセンサの製造方法。

【請求項2】 請求項1に記載の密着イメージセンサの 製造方法において、前記密着イメージセンサは、前記各 センサ素子にそれぞれスイッチ素子が電気的に接続され た構成とし、前記各スイッチ素子のそれぞれのゲート電 極を共通電極とし、かつ、ドレインあるいはソース電極 のいずれか一方を個別電極とする、密着イメージセンサ の製造方法。

【請求項3】 請求項2に記載の密着イメージセンサの 製造方法において、前記センサ素子及びスイッチ素子は 複数のブロックに分けられ、前記各個別電極をブロック 単位でマトリクス配線接続するとともに、前記共通電極 を前記ブロックごとに設ける、密着イメージセンサの製 造方法。

【請求項4】 請求項1または3に記載の密着イメージ センサの製造方法において、前記絶縁性基板を複数回に 分けて切断する、密着イメージセンサの製造方法。

製造方法において、前記絶縁性基板の切断工程は、前記 ショートパターンの幅よりも太い幅の刃をもつスライシ ングマシーンを用い、前記ショートパターンに沿って前 記絶縁性基板に達する切込みを入れる工程と、

前記刃よりも幅の細い刃をもつスライシングマシーンを 用い、前記切込みに沿って前記絶縁性基板を切断する工 程とを有する、密着イメージセンサの製造方法。

【請求項6】 請求項4に記載の密着イメージセンサの 製造方法において、前記絶縁性基板の切断工程は、前記 ショートパターンの幅よりも細い幅の刃をもつスライシー40 -- 0.2 aの列の間に形成され、ガラス基板301の長手方 ングマシーンを用い、前記ショートパターンに沿った切 断を前記ショートパターンの幅方向にずらして複数回に 分けて行い、前記ショートパターンよりも幅の太い切込 **ちを前記絶縁性基板に入れる工程と** 

## 

#### セニサン製造方法

【請求項字】 請求項上ないしものいわれかり項に記載 の密着イメージセンサの製造方法において、前記絶縁性。 基板の切断面にチップコートを施す、密着イメージセン「50」【0007】次に、複数の1C306をガラス基板30

サの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】木発明は、画像原稿等を読み 取る密着イメージセンサの製造方法に関し、特に、原稿 走行時の摩擦静電気による静電破壊を防止する構造をも つ密着イメージセンサの製造方法に関する。

#### [0002]

【従来の技術】イメージセンサは、イメージスキャナあ 前記ICを前記パッドに接続した後、前記絶縁性基板を 10 るいはファクシミリ等において画像原稿を読み取って電 気信号に変換するために用いられている。その方式を大 別すると、レンズを使用した光学系により画像原稿を縮 小してCCD上に結像して読み取る縮小光学系方式のイ メージセンサと、原稿読み取り幅以上の絶縁性基板上に 複数個のセンサ素子を有するセンサ部を薄膜プロセスに より形成し、縮小光字系を介さずにセンサ部を直接原稿 に密着させて読み取る密着イメージセンサとがある。

> 【0003】これらのうち密着イメージセンサは、レン ズを使用しないので、小型化、低コスト化を容易に達成 する方式として注目される。また、密着イメージセンサ は上記のように薄膜プロセスを用いて製造されるので、 1枚の基板に複数個分のイメージセンサのパターンを形 成し、その後、基板の切断によりこれらのパターンを分 離することで、1枚の基板から複数の密着イメージセン サを得ることも可能である。

【0004】しかしながら、上記密着イメージセンサで は、ガラス等の絶縁性基板を用いるため帯電し易いとい う性質がある。このため、製造工程中に絶縁性基板が帯 電して、その基板上のセンサ素子が静電破壊を起こして 【請求項5】 請求項4に記載の密着イメージセンサの 30 しまい、イメージセンサの製造歩留りを悪化させる原因 となっていた。

> 【0005】この問題点を解決するために、特開平2… 98966号公報には次のような製造方法が開示されて いる。これは、図6に示すように、まず、ガラス基板3 ①1上に、クロムからなる複数の個別電極302と、シ ョートパターン303とを形成する。個別電極302 は、画素302aと引出し電極302bとから構成さ れ、各画素302aは、ガラス基板301の長手方向に 2列に配列される。ショートパターン303は各画素3 向に延びる横パターン303aと、これと直交しそれぞ れ各画素302ュと接続する複数の縦パターン303b とから構成されている。

【0006】次に、全ての画素302aを覆うように、

正記録 マー・・生成シー 13.44 4 4 -エエにリンチェッチ構造のご問わせいり部が出版され な。

1上に実装し、IC306のパッドと引出し電極302 bの端部とをボンディングワイヤ307で接続する。そ の後、横パターン303aの幅よりも太い幅の刃をもつ。 スライシングマシーンを用いてガラス基板301を横パ ターン303a上に沿って切断し、各個別電極302間 の電気的接続を絶つ。これにより、IC306と個別電 極302との接続が終了する前までは、個別電極302 と共通電極304とは電気的に接続され個別電極302 と共通電極304との間に電位差は生じないので、製造 工程中におけるセンサ部の静電破壊を防止することがで 10 い。 きる。

#### [0008]

【発明が解決しようとする課題】密着イメージセンサで は、上述のようにセンサ部を原稿に密着させた状態で原 稿に対して走査しながら画像を読み取る。その際、一般 に原稿は紙でできており絶縁性であるために、基板と原 稿との間に摩擦静電気が発生する。ところが前記従来例 では、ガラス基板の横パターン切断後の切断面が、図7 のようになり、各個別電極302から引き出されている 縦パターン303bが原稿走行領域内に露出した状態と 20 なる。このため、摩擦静電気が縦パターン303bの露 出部に放電し易くなり、これによってセンサ部が静電破 壊を起こすという問題があった。

【0009】その対策として、縦パターン303hの露 出部を原稿走行領域の外側に配置するという方法が考え られるが、前記従来例の構造では縦パターン303bが 全ての個別電極302から引き出されているので、これ ら全ての縦パターン303bを原稿走行領域の外側に配 置するためには、極めて広い配線引き回し領域を新たに 確保する必要がある。このことは、信号配線としてでは 30 なく単に個別電極をショートさせるためだけに新たな配 線を付設することになり、センサ基板の大型化によるコ スト上昇を招くだけでなく、基板面積の有効利用という 面から見ても不経済である。

【0010】そこで本発明は、基板面積を有効利用しつ つ。製造工程ではもちろん原稿読み取り時においても静 電破壊を防止する密着イメージセンサの製造方法を提供 することを目的とする。

#### [0011]

【課題を解決するための手段】上記目的を達成するため 40 本発明のイメージセンサの製造方法は、絶縁性基板上に 複数のセンサ素子を設け、前記各センサ素子の一方の電 極を共通電極とし、他方の電極を個別電極とする密着イ イーンロン サカ製造方法であって、前記各個別電極及び

1.5 1154 D

algorithm in the income

|を接続するパートを経由し、電気的に接続する| ートバターンを形成する工程と、前記10を前記バット に接続した後、前記絶縁性基板を前記ショートバタージ 気的接続を絶つ工程とを有する。

【0012】また、前記各センサ素子ごとにスイッチ素 子を電気的に接続し、前記各スイッチ素子のそれぞれの。 ゲート電極を共通電極とし、かつ、ドレインあるいはソ ース電極のいずれか一方を個別電極としたり、さらに、 前記センサ素子は複数のブロックに分けられ、前記各個 別電極をブロック単位でマトリクス配線接続するととも に、前記共通電極を前記ブロックごとに設けてもよい。 さらに、前記絶縁性基板は複数回に分けて切断してもよ

【0013】上記のとおり構成された木発明では、絶縁 性基板をショートパターンに沿って切断するまでは、共 通電極及び個別電極はショートパターンを介して電気的 に接続されているので、製造工程中でのセンサ素子の静 電破壊が防止される。また、絶縁性基板の切断後は、共 通電極及び個別電極の切断面は原稿走行領域外に位置し ているので、原稿読み取り中に生じる静電気によるセン サ素子の静電破壊も防止される。さらに、共通電極及び 個別電極は、単にショートさせるためだけに引き回され ているのではなく、ICとの接続のためも兼ねているの で、基板面積が有効に活用されることになる。

#### [0014]

【発明の実施の形態】次に、本発明の一実施例について 図面を参照して説明する。

【0015】図1は、1枚の基板から複数本の密着イメ ージセンサを得るための多数個取りの基板の一部分を示 した平面内であり、基板には、これと同じパターンが図 面の上下方向に複数形成されている。

【0016】図1において、ガラス基板101には、複 数のセンサ素子11が左右方向に並んで形成されてい る。各センサ素子11は、それぞれゲート電極となる下 層電極102と、下層電極102上に形成されたチャネ ル領域106と、チャネル領域106上に形成されて下 層電極102と電気的に接続されるドレイン電極層10 8と、チャネル領域106上にドレイン電極層108と は離れて形成された共通電源配線109とを有する。そ して、各センサ素子1-1ごとに、電荷蓄積手段1-2と、 スイッチ素子13とが設けられている。

【0017】そして、これら各スイッチ素子13の駆動 - 用及び読み取り信号処理用のIC(不図示)は、原稿を 読み取る際に原稿が通過する原稿走行領域の外側に実装 される。そのために、個別引出し線105は個別電極と なる個別信号配線 1-1 1を介して原稿走行領域外に引き 出されるとともに、共通電極となる共通ゲート電極10

> arresponding a (47) 化二氯甲烷烷 网络师 公内探察 三、田县区中的西台湾

31.46 1. 石根樹走行側敷外により

1.4が併成され、これの10 コントトトル コンコピン が実装される、なお、10は、駆動用と信号処理用とを い沿って切断し、前記各個別電極と前記共通電極との電 50 別々にしたものでもよいし、駆動用と信号処理用とを1

つのICに集積化したものであってもよい。

【0018】ここで、センサ素子11の配線について図 2を参照して説明する。なお、図1では個別配線及び共 通配線はスイッチ素子13に接続されているが、図2で は、説明の便宜上、図1に示したセンサ素子1-1、電荷 蓄積手段12及びスイッチ素子13の組をセンサ素子1 1a、として表している。

【0019】図2において、センサ素子11aは、共通 ゲート電極103で5つずつまとめられて4つのブロッ クに分けられ、それぞれ個別引出し線105と個別信号 10 配線111とでマトリクス配線接続されている。また、 共通駆動配線104は、共通ゲート電極103ごとに設 けられている。そして、センサ素子11aの駆動は、こ れら各ブロックごとに、順次走査して行われる。

【0020】このようにセンサ素子11aをマトリクス 配線接続することで、センサ素子11aからの出力信号 線の本数を大幅に減少することができる。例えば、20 個のセンサ素子11aを設けた場合、通常の配線では2 0本の出力信号線が必要となるが、図2に示した例にお いては、5本の個別信号配線111ですむ。その結果、 配線の敷設面積が大幅に減少し、ガラス基板101の面 **積を有効利用することができる。これは、センサ素子の** 数が多いイメージセンサにおいて特に有効である。な お、出力信号線の本数の多さがあまり問題にならないよ うな場合には、必ずしもセンサ素子を複数のブロックに 分けてマトリクス配線接続とする必要はない。

【0021】上述したように、本実施例ではセンサ素子 11、電荷蓄積手段12及びスイッチ素子13を用いた 場合について説明しているが、密着イメージセンサの構 成はこれに限定されるものではない。例えば、電荷蓄積 30 い。 手段が設けられていない構成としてもよいし、また、セ ンサ素子としてフォトダイオードを用いてもよい。

【0022】次に、本実施例の密着イメージセンサの製 造工程について、図1、図3及び図4を参照しつつ説明 する。以下の説明において、工程(a)ゝ(d)は、そ れぞれ図4の(a) > (d) に対応する。

【0023】I程(a)

ガラス基板101上にクロム等の金属薄膜により、第一 電極層15として、個々のセンサ素子11のゲート電極 イッチ素子13の共通ゲート電極103、共通ゲート電 極103から引き出した共通駆動配線104、個々のス イッチ素子から読み取り信号を取り出すための個別引出 1 線105 及び 共通駆動配線104間を電気的に短

1. 所(例) 三十字 1 计复数循环 とつよとめて共通ケート電極上のっを設けては、2化と ている。共通駆動配線104ほガラス基板101の主走 査方向、すなわちセンサ素子11の配列方向に沿って引 50 【0030】「程(f)

き回し、IC実装用のパッド14のある側の原稿走行領 域外まで延ばした後にICパッド14を通ってショート パターン120に接続される。

6

【0025】I程(b)

プラズマCVD等の方法により、酸化シリコン、あるい は窒化シリコン、またはそれらの組合せからなるゲート 絶縁層16を全面に堆積し、さらに半導体層17、及び リン等の不純物を混合したガスによる不純物半導体層1 8をそれぞれ全面に堆積し(S202)、この半導体層 - 17をパターニングすることによりチャネル領域106 となる部分を形成する(S203)。

【0026】1程(c)

先に全面に堆積したゲート絶縁層16にコンタクトホー ル107を開孔する(S204)。

【0027】1程(d)

クロムあるいはアルミニウム等の金属薄膜により第二電 極層19として、ソース・ドレイン電極層108、共通 電源配線109、電荷蓄積手段12の上層電極110、 個別信号配線111、及び個別信号配線111間を電気 的に短絡するショートパターン121を形成する(S2 05)。この個別信号配線111もICパッド14のあ る側の原稿走行領域外まで延ばした後にICパッド14 を通ってショートパターン120に接続される。なお、 ショートパターン121は先に形成したショートパター ン120の上部に沿って重ねて形成する。これにより、 第一電極層15と第二電極層19とがコンタクトホール 107を通して電気的に接続される。このコンタクトホ ール107はショートパターン120上でなくともよ く、パッド14上でコンタクトホールを開孔してもよ

【0028】そして、ソース・ドレイン電極層108を マスクにして、不純物半導体層18をエッチングして取 り去る(S206)。これにより、センサ素子11のソ ース・ドレイン電極層108と共通電源配線109との - 間の領域。及びスイッチ素子1-3のソース・ドレイン電 極層108間の領域に、それぞれチャネル領域106を 形成する。さらに、窒化シリコン、あるいは樹脂等から なる表面保護層20を全面に堆積する(\$207)。そ の後、10パッド14部分の表面保護層20をエッチン と電荷蓄積手段1-2の電極を兼ねる下層電極1-0-2、スー40ーグすることにより、T-Cパッド1-4の金属面を露出させ

【0029】工程(e)

スイッチ素子13の駆動用、及び読み取り線号処理の1 Cを、ガラス基板101上の原稿走行領域外において実

<sup>(1964</sup>年) 2 後期(1974年) 2 日 - 日本 福田(年) 日 支色ポンティング 御馬を チャー・ション・ション 1 )

ショートパターン120、121の幅よりも太い幅の刃 をもつスライシングマシーンを用いてガラス基板101 をショートパターン120、121上に沿って切断する (8212)。これにより、各共通駆動配線104間、 及び各個別信号配線111間の電気的接続が絶たれると ともに、複数本の密着イメージセンサが完成する。

【0031】ショートパターン120、121が切断さ れるまでは、上述したように、第一電極層15と第二電 極層19とは電気的に接続されていることから、共通ゲ ート電極103と個別信号配線111も電気的に接続さ 10 に共通電極を形成し、第二電極層19に個別電極を形成 れていることになる。従って、ショートパターン12 0、121を切断するまでは共通ゲート電極103と個 別信号配線111との間に電位差が生じることはなく、 製造工程中のセンサ素子11の静電破壊が防止される。 【0032】図7は、図1のショートパターン120、 121に沿ってガラス基板101を切断した後の切断面 であり、この図から分かるように、共通駆動配線104 の切断面は原稿走行領域外に位置している。従って、原 稿走行時に原稿とガラス基板101との間に生ずる摩擦 静電気によるセンサ素子11の静電破壊を防止できる。 なお、ICの実装部の保護のためのチップコートは、上 記の領域の他に、原稿走行領域外におけるガラス基板1 01の端面、及びショートパターン120、121の設 断面に施してもよい。これにより、ショートパターン1 20、121の切断面が完全にコーティングされるた め、摩擦電気による静電破壊の防止効果がさらに向上す な。

【0033】上述した実施例では、ガラス基板101を 1回の工程で切断した例を示したが、ガラス基板101 を1回で切断すると、場合によっては、ガラス基板10 1が割れてしまうおそれがある。そこで、ガラス基板1 01を1回で切断せず、複数回に分けて切断してもよ

【0034】例えば、最初に シュートパターン12 ○、121の幅よりも太い幅の刃をもつスライシングマ シーンを用い、ショートパターン120 121に沿っ て、ガラス基板101に達する切込みを入れる。この時 点でショートパターン120.121は切断される。次 いで、最初の工程で用いた刃よりも細い幅の刃をもつス ライシングマシーンで、最初の工程で入れた切込みに沿 40 ってガラス基板101を切断する。また、ショートパタ ーン120、121の幅よりも細い幅の刃をもつスライ シングマシーンを用い、最初の工程をさらに複数回に分 ひてももい すたわた ショートバターシキ20・12

コークも構め入り(0)にならりとこと基板に

111に入れた後、再びスプインシグマン・シによりカブ ス基板101を切りする。

【0035】 このように、ガラス基板101の切断を複 50 【符号の説明】

数回に分けて行うことで、ガラス基板101に加わる応 力を小さくできる。その結果、ガラス基板101の切断 時にガラス基板101が割れにくくなり、製造歩留りが より向上する。特にショートパターン120、121の 幅よりも細い幅の刃をもつスライシングマシーンを用い て切込みを入れる場合には、同じスライシングマシーン

を用いて切込みを入れる工程及び切断工程を行うことが できる。

【0036】また、上述した実施例では第一電極層15

した例を示したが、その逆であってもよい。その場合、 ゲート絶縁層16、半導体層17及び不純物半導体層1 8の積層順序及びパターニングについては必要に応じて 変えられる。

#### 【0037】

【発明の効果】以上説明したように本発明によれば、共 通電極と個別電極とを、原稿走行領域外引き回しショー トパターンに接続したことにより、製造工程中における 静電破壊を防止することができるとともに、原稿読み取 20 り時に走行する原稿と絶縁性基板との間に発生する摩擦 静電気による静電破壊も防止することができ、密着イメ ージセンサの信頼性が向上するという効果を有する。

【0038】しかも、共通電極及び個別電極のショート パターンとの接続のための引き回しは、ICとの接続の ための引き回しを兼ねているので基板面積の有効利用と いう面から見ても、密着イメージセンサの小型化、低コ スト化を図ることができる。特に、センサ素子を複数の ブロックに分け、そのブロック単位で個別電極をマトリ クス配線することで、個別電極の数を減らすことがで 30 き、基板面積をより有効に活用することができる。

【0039】また、絶縁性基板の切断を複数回に分けて 行うことで、切断時の絶縁性基板の割れを防止すること ができる。

#### 【図面の簡単な説明】

【141 】木発明の製造方法を適用した密着イメージセン サの基板の一部分の平面図である。

【国2】センサ素子のマトリクス配線接続を模式的に示 した付である。

【図3】図1に示した密着イメージセンサの製造工程の 一例のフローチャートである。

【図4】図1に示した密着イメージセンサの、ICの実 装前までの製造 T程を順に示した A - A ' 線断面図であ

【図5】図1のショートパターンに沿ってガラス基板を

A A Mac A Man A Man A Man A Company Company

[[オテ]]対ののレス・デースターンでおり、たださ、基数と 切断した後の切断面の図である。


		(6)	特開平8-274292
	(	)	1 0
1 1	センサ素子	104	共通駆動配線
1.2	電荷蓄積手段	105	個別引出し線
1.3	スイッチ素子	106	チャネル領域
1.4	1Cパッド	1 0 7	コンタクトホール
15	第1電極層	108	ソース・ドレイン電極層
19	第2電極層	109	共通電源配線
101	ガラス基板	110	上層電極
102	下層電極	1 1 1	個別信号配線


120,121 ショートパターン

【図1】


103

共通ゲート電極






## 【図3】



製造工程 ルーチャト

【図4】



【図6】

